## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43)Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

(22)Date of filing:

61-087492

(71)

ANRITSU CORP

number:

16.04.1986

Applicant:


(72)Inventor: SAITO SUMIO

# (54) PULSE OUTPUT APPARATUS

## (57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



### ⑲ 日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭62-245167

(i)Int Cl 1

識別記号

广内黎理番号

❸公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

#### ❷発明の名称 パルス出力装置

②特 願 昭61-87492

四出 願 昭61(1986)4月16日

@発 明 者 澄夫 東京都港区南麻布5丁目10番27号 アンリッ株式会社内

⑪出 願 人 アンリッ株式会社 東京都港区南麻布5丁目10番27号

20代 理 人 弁理士 鈴江 武彦 外2名

1. 発明の名称

パルス出力装置

2. 特許請求の範囲

飽和時に多数キャリアの番積効果の無いスイッ チングス子をソース接地形として構成したソース 接地形論理回路と、

外部から入力されるオフセット制即信号に応助 して前記ソース接地形論理回路のドレイン選圧を 決定してオフセット電圧を制御するオフセット制 如手段と、

外部から入力される振幅制御信号と前記オフセ ット制御信号とを加算し、この加算出力信号を用 いて苗記ソース接地形論理回路のソース環圧を現 定し、該ソース接地形論理回路の出力振幅を可変 する仮掲制即手段と、

前記加算出力ほ号を受領して前記ソース接地形 論理国路のゲートバイアスを常に母遊な節に設定 するトラッキング手段と

を具飾したことを特徴とするパルス出力装置。

#### 3. 発明の詳細な説明

#### (産業上の利用分野)

本発明は、パルス出力装置に係わり、特に高周 波領域においても出力振幅およびオフセット電圧 の変化幅を大きく可変できるパルス出力装置に関 する.

#### (従来の技術)

近年、PCM(パルス符月変調)適億における データ貨程量のG (ギガ)ピット化、G a A S を 用いた論理集積回路、超高速雷込み放出し可能な RAM(ランダム・アクセス・メモリ)等の研究 開発が進められている。このような母高速により デジタル動作する半導体素子又は装置の動作試験 をするためにパルス波形状の試験用は身を出力す る装置が必要となってくる。

この試験用信号は周波数及びデータの種類を種 々に変化できることは勿論のこと、被試験物とし ての半導体素子又はこれ等を相込んだ装配の入力 振幅およびスレッショルド電圧の余裕度を調べる ために、前記試験用信号のパルス振幅およびオフ セット電圧が任意に可変できることが必要不可欠 である。

このように関成されたパルス出力装置において、 出力増子 7 から出力される出力パルス信号の振幅 は、入力増子 8 から入力される振幅制御信号にて

トランジスタ1a、1bの神通時のコレクタ・エミッタ間電圧 V c (FETの場合にはドレイン・ソース間電圧 V c )が低くなる。一般に、トランジスタの高周波領域における利得および位相特性を示すトランジション周波数 f r は前記コレクタ・エミッタ間電圧 V c が低くなる程小さくなる。その結果、出力パルス億号の振幅を大きくすると、パルス波形の立上り/立下がり時間が長くなり、波形特性が劣化する問題が生じる。

関節される定電流回路3により定まるエミッタ電流値(5)とトランジスタ1 bの負荷抵抗4 bの抵抗値R4 との積(「ER4)により決定される。したがって、振幅制御信号を変化させることにより、所望の振幅値を得ることができる。

また、オフセット制御回路5は入力増子9から入力されるオフセット制御信号に対応したオフセット制御信号に対応したオフセット電圧を出力し、負荷抵抗4a,4bに印かするので、出力増子7から出力される出力パルス信号のオフセット電圧は、前記オフセット制御信号に比例した値となる。したがって、オフセット制御信号を変化させることにより所望のオフセット電圧を得ることができる。

しかしながら、第4回に示す差動論理回路2で 構成されたパルス出力装置においては次のような 問題がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま返幅のみを大きく変 える場合、振幅制御信号の電圧を大きくし定電流 回路3によりエミッタ電流値1 E が大きくなると、

低下するので、リンギング現象は発生しなくなるが、立上り/立下がり時間が長くなる問題がある。

このように出力バルス信号の疫幅又はオフセット電圧を変化させると、トランジスタ1 a . 1 b のトランジション周波数 f r が変化するため、立上り時間/立下がり時間およびリンギング現象等が出力バルス 信号のバルス 周 所に対して 問題と なるような 高 品 波 領域において は使用できない 欠 点があった。

さらに、参数論理回路を構成するトランジスク 1 a. 1 b としてG a A s F E T を使用した 場合、F E T のドレイン・ソース間の定格電圧は一般のシリコン・トランジスタのコレクタ・エミッタ間の定格電圧に比例して低くなるために、出力パルス信号におけるオフセット電圧の可変範囲を広くとれない問題がある。

そこで、以上のような問題を解決するために、 住来、第5回に示すようなパルス出力装置が提案 されている。すなわち、差動論理回路12のトラ ンジスタ110のコレクタは可安減衰器14の入

このようなパルス出力装置において、定電衆回路13の出力を調整して差動論理回路12から出力される出力パルス信号の仮稿を最大語に因まする。そして、可変減衰器14にてその振幅を減衰させた後、減衰された出力パルス信号のうち交流成分をコンデンサ15を介して出力幅子16へ増き、直流成分をインダクタンス17aを介してオ

### (発明が解決しようとする問題点)

しかしながら、第5因に示すような構成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差勤論理 回路12から出力される出力パルスを減衰させる ための可変減豊器14は周波数特性等を考慮して 減衰度を且陌的に変化させる構造になっているの で、減食度を連続的に変化させることが困難であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可変減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるパルス信号の直流成分を分離する インダクタンス178とオフセット制御回路18 の出力信号を交流成分に合成するインダクタンス 17 りとは低域通過周波数に限度があり、低域周 複数成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス信号波形にサグガ 発生する顔食がある。

また、スイッチング動作を行わせる基本回路と して、差動論 回回路 1 2 を使用しているが、その

しかも、差動論理回路12から出力されるパルス皆号の波形、振幅、オフセット電圧は常に一定であるので、可変減衰器14以降の回路の振幅。 位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性 は出力パルス信号の振幅変化及びオフセット電圧 変化に影響されることはない。

スイッチング素子の数が多くなり、高速度スイッチング動作が不向きとなる。また、差動論理回路 12は溥通顕素子の帰退量が大きくなり、数少な 浮遊容量であっても回路的に不安定な状態となり、 その不安定性が原因となってリンギング現象が発 生する。

・本発明は以上のような実情に基づいてなされたもので、直流から高周波領域までの広い周波数帯域にわたって出力パルス信号の優易及びオフセット電圧を、入力パルス信号の波形を劣化させずに大幅に可変し得るパルス出力装置を提供することを目的とする。

### (問題点を解決するための手段)

本発明によるバルス出力装置によれば、飽和時に多数キャリアの番植効果の無いスイッチング素子をソース接地形として開成したソース接地形論理回路と、外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン電圧を決定してオフセット電圧を制御するオフセット制御手段と、外部から入力される振幅制御

会号と前記オフセット 初知信号とを加貸し、この加貸出力信号を用いて前記ソース接地形論理回路のサース 銀匠を規定し、 該接地形論 理回路の出力 低幅を可変する 近幅 初 手段と、前 記 加 戸出り 日 りゅう ひんしゅう ひんしゅう ひんしゅう ひんしゅう ひんしゅう ひんしゅう しゅう

#### (作用)

関にはオフセット制御手段24および出力場子 25が接続され、ソース関には匠幅制御手段26 が接続されている。

前記オフセット制御手段24は外部から入力されるオフセット制御信号〇FCに応じて前記ソース接地形論理回路21のドレイン電圧を決定し出力パルス信号のオフセット電圧を可変するものであって、その具体的構成は、外部からオフセット制御信号〇FCが入力される端子24aと、この衛子24aからのオフセット制御信号〇FCを受けて直波電流を可変する定電流限24bと、森周波帯域でも定電流特性を保持させるためのイングクタンス24cとによって構成されている。

前記版幅切響手段26は、振幅切響信号AMCとオフセット制御信号OFCとを加算し、この如釋出力信号に基づいて前記ソース接地形論理回路21のソース電圧を規定し、該論理回路21の出力パルス信号の虚幅を可変するものであって、具体的には外部から振幅制数信号AMCが入力される備子26aと、この信子24aからのオフセッ

地形論理回路のソース電圧を制御し出力振幅を可変するとともに、前記加算出力信号に応じてソース接地形論理回路のゲート電圧をシフトはしたので、オフセット制御信号等に応じてはなソース接地形論理回路のゲート電圧をシフトではでいて、サースを開発を常に一定に保持させをでは、かつ、バルス振幅。オフセット電圧が重いに影響させずに独立に設定することができる。

#### ( 幸 施 保 )

は下、本異明の一実施例について第1図を参照して説明する。同図において21は簡和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形益理回路であって、このFET21aはスイッチング集子としての機能を有し、かつ、ソース例がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力端子22に入力される入力パルス信号Sinがトラッキング手段23を通って入力され、一方、ドレイン

前記トラッキング手段23は、前記電圧加算部 26 b から出力される加算出力信号に応じてソー ス接地形論理回路21のゲートバイアスをシフト し、常に最適なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、振幅観御信号AMC等によってFET 21 aのゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を財保するために設けられたものである。具体 的には、低抗23aおよび23bに混れる電流と 低抗23aとの様で与えられるレベルシフト電圧 を得るパイアスシフト回路と、前記加算出力低身 の変化に追提させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの母遊ゲー

#### 特開昭62-245167 (5)

トパイアスを得る 財幅器 2 3 c と、高周波信号成分をパイアスするパイアス 素子 2 3 d とで、構成されている。

27は入力負荷抵抗、28は出力負荷抵抗である。

次に、以上のように構成された装置の動作を説明する。今、説明の便宜上、例えばオフセット 詞間信号 OFC が報 V の場合について 透電器 表 2 4 b から逸出する 直流定電流は O m A となる。この状態において出力端子 2 5 から 2 V の振幅を 育する出力パルス信号を関子 2 6 a に供給する。

そうすると、オフセット制御信号電圧が要Vであるので、電圧加算部266からは返船制節信号 AMCと等価な電圧の加算出力信号が取り出され、退船器26c供給される。このとき、一方の増船器26cは増幅本「1」に設定され、よって振幅初

即信号電圧がFET21aのソース電圧として決定され、また他方の増幅器23はFET21aの最適ゲートバイアスとなるほなシフト電圧とになりなるための増幅率にに対している。この結果、FET21aのスイインがあたより出力増子25には零Vを基準にして・2Vの振幅を持った出力バルスス信号が明られる。仮に、FET21aの飽和オン電圧Vェがる。仮に、FET21aの飽れば、増幅器と2Vに対して無視できない最であれば、増幅器と26cにVェだけのオフセットを加え、その出力が2V+Vェになる様にしておけばよい。

使って、例えば入力報子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率 k に設定しておけば、振幅制度の電景 A M C ひいては加厚出力信号によって所定の電波がバイアスシフト回路に洗入され、この結果、図示する様なシフト電圧 V。だけシフトされ、F E T 2 1 a の燃和オン電圧 V r と電源電圧 V o との中間電圧が最適パイアス電圧としてF E T 2 1 a のゲートに与えられ、よって、出力

帽子25から第2図に示すような出力パルス借号 Sout を得ることができる。

次に、振幅1Vの出力バルス信号を得る場合、 場子26aに-1Vの振幅初都信号AMCを供 する。これによりFET21aのオン・オフ助作に -1Vとなり、FET21aのオン・オフ助作に よって1Vの振幅を有する出力パルスほ号が得に れる。この時、増幅器23cの出力は振幅関弾に 号AMCに応じて変化するので、所定のバイア 電圧だけシフトし、FET21aのゲートに最適 ゲートバイアス電圧が与えられる。

出力バルス信号の最幅が 1 Vの時、 電子 2 4 a a に 1 Vのオフセット 初間信号 0 F Cを供給すると、この電圧が定電放果 2 4 b に より 電流 変換され、イングクタンス 2 4 c を介して出力負荷抵抗 2 8 に 電流が流れる。このとき、出力負荷抵抗 2 8 が例えば 5 0 Ωであれば、 1 Vのオフセット 翻題信号 0 F C に対し 2 0 m A の割合となる。この電流により出力負荷抵抗 2 8 に オフセット 電圧が生じるが、このときオフセット 制御信号 0 F C により

FET21aのソースのでは、 Temper Temper

次に、第3回は本発明経費の他の実施例を示す 図である。この装置はトラッキング手段23とオフセット制御手段24とを改良したものである。 トラッキング手段23は、具体的には抵抗23 e とコンデンサ23 f とで情分回路を構成して入力 信号Sinの直流平均電圧を取得する直流平均電圧 取得回路と、この直流平均電圧取得回路によって 身られた直流平均電圧をFET21aの簡和電圧

## 特開昭62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路230と、バイアス電圧取23hと、前記電圧 増減回路出力とバイアス電圧源23hのバイアス 電圧との加算信号に対し、前記階幅器26cの出 力電圧を与えてバイアス電圧のシフトを行う電圧 加算部23iと、姦周波帶域成分をバイパスする パイパス回路23jとを有し、前記電圧加算部 23 i の出力をパイパス回路 23 jを介して FET21aのゲートに最適なゲートバイアス名 圧として与える構成である。また、オフセット制 即手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器24dとして×2の増幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1歳 のオフセットが印加される。

なお、本発明は、上記実施例に限定されずその 要旨を逸説しない範囲で種々変形して実施できる。 (発明の効果)

以上詳記したように本発明によれば、入力信号


22 … 入力 切子、23 … トラッキング手段、 23 c … 増 幅 器、24 … オフセット 制 削 手 段、 25 … 此 力 増 子、26 … 振 幅 制 御 手 段、26 b … 電 圧 如 厚 郎 、26 c … 増 稲 器。

出願人代理人 弁理士 鈴江武彦


#### 4. 図面の簡単な説明

第1回ないし第2回は本発明に拘るバルス出力 装置の一実施例を説明するために示したもので、 第1回は本発明装置の一実施例としての構成回、 第2回は第1回のトラッキング手段を説明する回、 第3回は本発明装置の他の実施例を示す構成回、 第4回および第5回はそれぞれ従来装置を説明する構成回である。


21 ··· ソース接地形論理回路、21 a ··· FET、



第 2 图



第1回



-383-

# 特開昭62-245167 (8)

